Nền tảng AI Vera Rubin của Nvidia dự kiến sẽ chủ yếu sử dụng các chip nhớ băng thông cao (HBM) loại 12 lớp; điều này giúp giảm bớt lo ngại về nhu cầu đối với SK Hynix và Samsung Electronics trong bối cảnh hai nhà sản xuất chip Hàn Quốc này đang đẩy mạnh công nghệ 16 lớp giữa lúc lĩnh vực đóng gói tiên tiến đối mặt với nhiều thách thức gia tăng.
Công ty nghiên cứu thị trường Counterpoint Research hôm thứ Sáu cho biết, phần lớn các sản phẩm dựa trên kiến trúc Rubin nhiều khả năng sẽ sử dụng HBM4 loại 12 lớp – thế hệ thứ sáu của dòng bộ nhớ băng thông cao – thay vì cấu hình 8 lớp vốn từng được đồn đoán trong ngành.
Triển vọng này đặt ra thách thức đối với các đồn đoán cho rằng Nvidia đã yêu cầu các nhà cung cấp bộ nhớ giảm số lượng lớp DRAM xếp chồng từ 12 xuống còn 8; điều này từng làm dấy lên lo ngại rằng nhu cầu HBM thấp hơn có thể giải phóng năng lực sản xuất cho DRAM thông thường và giảm áp lực lên giá bộ nhớ.
Đánh giá mới nhất của Counterpoint cũng cho thấy sự thay đổi so với báo cáo hồi tháng 8, vốn từng nhận định rằng Nvidia sẽ áp dụng biến thể HBM4 8 lớp cho dòng chip Rubin.
Vấn đề không chỉ dừng lại ở riêng HBM. Việc sản xuất các loại chip hiệu năng cao có thể tiêu tốn lượng công suất tấm wafer (wafer capacity) gấp hơn ba lần so với DRAM thông thường; nghĩa là nhu cầu AI duy trì ở mức cao có thể khiến nguồn cung bộ nhớ tiêu chuẩn vẫn khan hiếm ngay cả khi các nhà sản xuất chip mở rộng quy mô sản xuất.
Thông tin này được đưa ra trong bối cảnh SK hynix và Samsung đang theo đuổi các sản phẩm HBM4 có dung lượng cao hơn, mặc dù việc chuyển đổi từ cấu trúc 12 lớp sang 16 lớp vẫn chưa thực sự phổ biến trên thị trường thương mại.
SK hynix đã giới thiệu mẫu HBM4 16 lớp với dung lượng 48 gigabyte tại triển lãm CES ở Las Vegas vào tháng 1, mang lại dung lượng lớn hơn một phần ba so với phiên bản 12 lớp 36GB trước đó. Công ty đã bắt đầu cung cấp HBM4 với số lượng lớn cho các khách hàng chủ chốt trong quý II và tiếp tục mở rộng sản xuất kể từ thời điểm đó.
Một báo cáo vào tháng 9 của Silicon Analysts – đơn vị chuyên theo dõi chuỗi cung ứng – cho thấy SK hynix đã bắt đầu giao hàng loạt mẫu HBM4 16 lớp dành cho dòng chip Rubin, tuy nhiên công ty vẫn chưa công khai xác nhận các đợt giao hàng này.
Tại hội nghị công nghệ của Taiwan Semiconductor Manufacturing Co. (TSMC) diễn ra cùng tháng, SK hynix đã trưng bày siêu chip Vera Rubin được trang bị HBM4 12 lớp dung lượng 36GB, đồng thời giới thiệu riêng phiên bản 16 lớp bên cạnh các sản phẩm bộ nhớ thế hệ mới khác.
Việc trưng bày này làm nổi bật sự khác biệt giữa việc sẵn sàng cung cấp chip dung lượng cao cho khách hàng và việc thực sự đưa chúng vào sử dụng trong các hệ thống AI thương mại.
Trong khi đó, Samsung đã bắt đầu xuất xưởng các sản phẩm HBM4 thương mại từ tháng 2, với dòng sản phẩm 12 lớp cung cấp dung lượng lên tới 36GB.
Tại cuộc họp công bố kết quả kinh doanh quý IV diễn ra vào tháng 1, công ty cho biết nhu cầu đối với HBM4 loại 16 lớp vẫn còn hạn chế và việc thương mại hóa quy mô lớn chưa thực sự cấp thiết vào lúc này. Tuy nhiên, công nghệ xếp chồng 16 lớp của hãng đã sẵn sàng cho sản xuất hàng loạt nếu yêu cầu từ khách hàng thay đổi.
Samsung cũng đang phát triển công nghệ liên kết đồng lai (hybrid copper bonding) nhằm hỗ trợ các chồng bộ nhớ từ 16 lớp trở lên, đồng thời giảm điện trở nhiệt – một vấn đề ngày càng được quan tâm khi các nhà sản xuất nhồi nhét nhiều lớp chip DRAM hơn vào mỗi con chip.
Tuy nhiên, cuộc cạnh tranh không chỉ đơn thuần nằm ở số lượng lớp mà các nhà cung cấp có thể xếp chồng lên nhau.
Các chip HBM cần được tích hợp với GPU thông qua các quy trình đóng gói tiên tiến, chẳng hạn như công nghệ CoWoS (chip-on-wafer-on-substrate) của TSMC. Ngay cả khi sản lượng bộ nhớ dồi dào, năng lực đóng gói hạn chế vẫn có thể kìm hãm nguồn cung các bộ tăng tốc AI hoàn chỉnh.
SK hynix đang hợp tác với TSMC để tối ưu hóa việc tích hợp các sản phẩm HBM của mình với quy trình đóng gói tiên tiến, qua đó phản ánh tầm quan trọng ngày càng tăng của sự phối hợp giữa các nhà sản xuất bộ nhớ và các xưởng đúc chip (foundry).
"Nếu Rubin tiếp tục chủ yếu dựa vào HBM4 loại 12 lớp, thì việc thúc đẩy sản xuất chip 16 lớp không hẳn nhằm mục đích tăng sản lượng xuất xưởng trong ngắn hạn, mà là để chuẩn bị cho nhu cầu về dung lượng bộ nhớ lớn hơn của các hệ thống AI trong tương lai," một nguồn tin trong ngành cho biết với điều kiện giấu tên.
"Việc trở thành đơn vị đầu tiên phát triển công nghệ 16 lớp không quan trọng bằng việc đạt được tỷ lệ thu hồi sản phẩm tốt và khả năng tương thích đóng gói mà khách hàng thực sự cần. Tốc độ mở rộng nguồn cung rốt cuộc sẽ phụ thuộc vào mức độ tương thích giữa năng lực của các nhà sản xuất bộ nhớ và năng lực đóng gói của TSMC."